整個芯片設計環節中，仿真驗證不僅復雜，還是最耗時的。不夸張地說，在部分芯片設計中，這一過程耗費時間的整體占比更是高達70％。

如果是一家資金充足、人員團隊上規模的IC公司，他們大可以采購服務器自建算力中心，自建團隊運維CAD研發環境。反之，如果一家資金和團隊規模均有限，時間人力成本的消耗和響應速度快慢就成為了一道“攔路虎”。

而現實情況是，截至2020年底，國內共有2218家芯片設計企業，其中高達87．9％都是人員規模不足100人的。在芯片性能迭代速度不斷加快的當下，他們可以怎么做？

帶著這個問題，在6月10日由鎂客網承辦的IC設計開發者大會上，我們對紫光云公司CTO辦公室主任鄧世友先生進行了采訪。

一場時間與算力的博弈 

芯片迭代速度加快的另一面，是摩爾定律被打破，這背后不僅存在技術的進步，也有著市場需求的“倒逼”。

針對這一事實，有一個數據已經被多次拿出來討論，那就是OpenAI于3年前發布的一份報告，里面提到，從2012年到2018年，AI算力需求增長超過了30萬倍，平均每3．43個月就會翻一倍，這已經遠遠超過了摩爾定律。

反過來，正是市場對算力需求的急切需求，逼迫著芯片設計者們不斷提高性能、加快芯片迭代速度。顯然，摩爾定律中時間與算力之間的平衡已經被打破，企業需要找到一條新路徑，在保證性能穩定提升的前提下，進一步縮短時間成本。

而說到芯片設計，這其中有五大核心要素，分別是IP、PDK、EDA、IT和CAD，這對于芯片設計公司而言，從自主性角度出發，考慮到仿真驗證過程的耗時之長，從IT處下手增加算力支持算是一個見效最快的方法。

“我們發現，隨著芯片設計工藝制程越來越先進，規模越來越大，諸如紫光集團內部的紫光展銳、新華三半導體，對于算力的需求是非常龐大的，為了支撐新的芯片研發投片，每年都會投入大量的服務器、存儲等相關IT設備。”鄧世友表示。

但同時他也表示，芯片設計業務本身對于算力的需求都不是恒定變化的，而是呈現出一條波動性很強的曲線，尤其是投片前3個月，對算力的需求是“無限”的。

“面對這種波動性很強的業務需求，IT團隊很難通過自購設備來滿足。若是買多了，可能會出現設備閑置，若是買少了，可能算力又不能完全滿足，不管是哪一種，都是成本在無謂消耗。”

這么一來，芯片設計企業在采購IT設備的時候，既需要考慮到項目算力的需求，又要避免無謂的時間消耗，該如何做？

云，或者說“讓芯片設計上云”，似乎是當下的最優解。鄧世友解釋：“云，天然具備彈性特征，能夠滿足算力需求的波動性，且是非常契合的。”

芯片上云＝用算力換時間

簡單來講，“芯片上云”的背后，就是用算力換時間。

云服務的商業模式是按時長付費，這意味著在云端用1臺服務器運轉100小時的成本，和100臺服務器運轉1小時的成本相差無幾，但這對于芯片設計的工作任務來講，效率提升的是100倍。

當然了，上云也并不意味著將本地設備全部搬到云上。以紫光芯片云為例，鄧世友指出，“我們眼下主推混合云模式，建議將本地設備、資源作為一個常備算力進行儲備，再輔以云上算力資源的彈性補充，兩者協同，才是一個最優的性價比方案。”

但是回到幫助企業縮短芯片設計周期這個問題，僅僅在云端提供算力支持只是基礎服務。因為缺乏專職IT人員、CAD工程師等人才，致使一些企業即便拿到了云端算力資源，也很難快速地搭建芯片設計環境。

針對這個問題，紫光芯片云也交出了自己的成果。就在今年4月新發布的2．0版本中，算力之外，紫光芯片云開始注重起芯片設計環境。

具體來看，紫光芯片云提供的U－Imp／U－Chip芯片設計工作流執行平臺，將EDA工具、工藝技術文件、集群作業調度、項目管理和數據管理等模塊集成在此平臺之上，IC研發工程師可以通過圖形化GUI界面，直觀快速的進行PPA（Performance， Power， Area／Cost）評估和完備嚴苛的物理實現過程控制。U－Imp／U－Chip支持多模塊并發執行、自動化RTL－GDSOUT流程、自動化的Checklist檢查和QOR報告收集，大幅縮短IC設計項目實施中的Syn綜合／FV形式化驗證／ STA靜態時序分析／物理設計／Sign Off等流程時間，提高芯片設計效率、節約成本，并為芯片投片一次性成功進行流程上的保障。

此外，紫光芯片云還融入了紫光集團旗下新華三半導體、紫光國芯等企業的芯片設計服務能力，也與EDA、IP、Foundry等生態合作伙伴對接，為IC企業提供一站式的設計服務＋云服務打包Turnkey方案交付。

上云之前，先聊聊這兩個問題

國內芯片上云領域中，紫光是領先者。而從紫光芯片云2．0版本來看，其更為強調的是一種“生態”，這也是當前芯片上云的重點工作之一。

只是在這之前，有兩個問題我們必須得提出來，一個是安全，另一個是帶寬與時延。

安全