收藏 評論0 分享到
RISC-V指令集架構（ISA）的多功能性可以從使用該技術的5G應用的廣度中看出。示例包括完整的5G基站片上系統（SoC），5G小蜂窩分布式單元（DU）SoC，針對5G無線電資源管理進行了優化的循環神經網絡（RNN）IC，甚至包括RISC的手機也在開發中。
在最近的一項開發中，宣布了一種基于RISC-V參考設計的高度集成且可編程的5G調制解調器處理器。該SoC符合OpenRAN（或O-RAN）標準，適用于使用開放式軟件定義內核，可互操作的無線接入網絡（RAN）解決方案。與專有的基于Intel Xeon的解決方案所消耗的100W功率相比，該基于RISC-V的SoC僅消耗10W的功率，據稱可將基站的總擁有成本降低多達50％。
新SoC設計的重要部分是開發了大約100條新的自定義指令，這些指令已添加到RISC-V指令集體系結構（ISA）中已經存在的向量擴展中。新指令優化了矢量擴展，以加速實現4G和5G信號處理和通信協議所需計算復雜的數學運算。
RISC-V對于高度集成的低功耗5G基站解決方案的開發至關重要。圖片：EdgeQ
基站SoC使用Andes Technology的RISC-V核心許可構建的，以提供具有集成人工智能（AI）的完全開放和可編程的5G平臺。最終設計擴展并定制了RISC-V指令集體系結構（ISA），以實現以前的無線基礎架構解決方案無法滿足的性能、功能和功耗要求。
由于SoC包括廣泛的矢量處理擴展，因此它也非常適合執行AI和機器學習（ML）功能。 RISC-V內核具有可用于ML活動的額外處理能力。內核在空閑時可以卸載ML活動的處理。內核甚至可以在4G / 5G和ML工作負載之間進行分區，這些工作負載是在服務質量（QoS）管理的基礎上分配的。使用SoC的設計人員可以對內核進行完全C / C ++訪問，從而使其比其他基站解決方案更加靈活和可編程性。除了4G / 5G基站外，預計SoC還可以在工廠自動化，工業4.0和機器人技術中找到應用。
面向5G O-RAN小型蜂窩的RISC-V
具有集成外設的AndesCore RISC-V 32位內核對于開發5G小型蜂窩分布式單元（DU）SoC至關重要。RISC-V內核的緊湊尺寸允許DU將32個內核打包到兩個集群中的O-RAN SoC，從而以高達25 Gbps的線速提供靈活性和數據吞吐量，以進行數據包頭處理。根據DU供應商Picocom的說法，使用小型RISC-V的群集比使用少量較大的內核更有效。這種集群化RISC-V方法支持最大的靈活性，以應對未來的5G NR標準更改，同時在要求非常苛刻的應用中提供高性能。
5G系統使用正交頻分多址（OFDMA）協議。在這樣的系統中，數據在大小范圍從0.125到0.25 ms的時隙中傳輸。這些時隙中承載的流量的調度是一項關鍵活動。正在設計和部署高效的5G基站，以處理大量用戶并支持幾個獨立的移動運營商。每個操作員可能需要自己的軟件。因此，管理5G小區站點中的無線電資源是一個復雜的過程。
用于5G無線電資源管理的神經網絡
5G新無線電的無線電資源管理（RRM）很復雜。必須最大程度地利用可用頻帶，尤其是在高度異構的業務（例如，微小的傳感器節點與移動路由器）以及快速變化的無線電信號傳播條件下。為了有意義，RRM必須在幾毫秒內執行；否則，QoS可能會受到影響。 5G應用場景的多樣性對RRM提出了嚴格的要求。這些應用程序包括：
自動駕駛汽車具有很高的可靠性和低延遲
視頻電話和虛擬現實的高帶寬
大規模物聯網的機器對機器通信
FPGA可用于處理必要的資源分配算法，云主機租用，以將有限的資源（例如，頻帶，發射功率，數據速率）有效地分配給移動客戶端。但FPGA成本太高，無法用于5G網絡所需的大規模密集部署中。為了滿足這一需求，已經提出了針對RRM應用的具有遞歸神經網絡（RNN）特定擴展的基于RISC-V的加速器。提出的解決方案包括硬件優化和軟件優化。
這些擴展保持了與標準RISC-V ISA的向后兼容性，并且只增加了3.4%的額外面積開銷，最長路徑的長度不變。該解決方案非常靈活，并且支持用于各種RRM任務的多種RNN的性能改進。與基本RISC-V ISA相比，在各種RNN配置范圍內，能效（10倍）和總體性能（15倍）提高了一個數量級。
RISC-V手機
以下是開發基于RISC-V的手機的三個示例。盡管這些活動不僅限于5G，但它們指出了基于RISC-V的5G手機的未來發展。
Precursor是袖珍型設備和開放式硬件開發平臺，用于安全，移動的計算和通信。它包括一個內置顯示器，一個物理鍵盤和一個內置電池，同時比普通智能手機更小，更輕。它由FPGA托管的軟核片上系統（SoC）提供支持，它使開發人員可以自由檢查，驗證和自定義其操作的每個方面。Precursor圍繞Xilinx XC7S50主片上系統（SoC）FPGA構建：一級緩存可延長電池壽命，并具有100 MHz VexRISC-V，RV32IMAC + MMU，4k L1 I / D緩存。
Precursor 開發平臺組件。 （圖片：Precursor ）
VexRISC-V基于RV32IM指令集的FPGA優化RISC-V ISA實現，該指令集不使用任何供應商特定的IP塊。如在Precursor平臺中使用的那樣，香港服務器租用，它包括可選的MMU。
